TEST Y MANTENIMIENTO DE SISTEMAS ELECTRÓNICOS

PROGRAMA DE TEORÍA            BIBLIOGRAFÍA             CONOCIMIENTOS PREVIOS

PROGRAMA  DE TEORÍA

1.-INTRODUCCIÓN: IMPORTANCIA DEL TEST. Test y mantenimiento de los sistemas electrónicos. Tipos de test a lo largo de la vida del sistema. Economía del test. Problemas en el test y soluciones. Equipos automáticos de test.

2.-FIABILIDAD. Fiabilidad y tasa de fallos. Tiempo medio entre fallos. Mantenibilidad. Sistemas serie y paralelo.

3.-PARTICIONAMIENTO DE CIRCUITOS. Particionamiento funcional. Particionamiento físico.

4.-MODELOS DE DEFECTOS. Tipos de defectos. Faltas de anclaje. Faltas de corto y de abierto. Equivalencia de faltas. Faltas paramétricas y transitorias.

5.-TEST DETERMINISTA EN CIRCUITOS COMBINACIONALES. Sensibilización de un camino. Algoritmo D. Algoritmo Podem. Diferencias booleanas.

6.-TEST DETERMINISTA EN CIRCUITOS SECUENCIALES. Métodos basados en tablas de estados: diseño de experimentos para la detección de fallos. Métodos a nivel de puertas. Faltas en RAMs. Test de RAMs.

7.-TEST ALEATORIO. Probabilidad de detección de faltas con secuencias aleatorias. Calculo de las longitudes de las secuencias.

8.-REGISTROS DE DESPLAZAMIENTO LINEALES REALIMENTADOS (LFSRs). Generación de secuencias pseudoaleatorias con LFSRs. Generación determinista de patrones de test con LFSRs.

9.-COMPRESIÓN DE LAS RESPUESTAS. Cuenta de transiciones. Síndrome. Número impar de unos. Análisis de signatura. Compresión espacio-temporal.

10.-DISEÑO PARA TESTEABILIDAD. Diseño de circuitos combinacionales testeables: desarrollo de Reed-Muller; lógica de control. Diseño Scan con datos multiplexados. Diseño LSSD. Diseño Boundary Scan. Autotest integrado (diseño BIST): estructuras BILBO. Test de PLAs. Test de microprocesadores.

11.-DISEÑO TOLERANTE A FALLOS. Redundancia estática. Redundancia dinámica. Redundancia híbrida. Redundancia autodepuradora. Redundancia modular con eliminación. Redundancia temporal. Tolerancia a fallos en RAMs. Ejemplos de sistemas tolerantes a fallos.

BIBLIOGRAFÍA

1.- Miczo, A.: "Digital Logic Testing and Simulation". John Wiley & Sons, 1987.

2.- Turino, J.: "Design to Test". Van Nostrand Reinhold, 1990.

3.- Agrawal,V.D.; Seth,S.C. (Ed.): "Test generation for VLSI chips". IEEE Computer Soc. Press, 1988.

4.- Maunder, C.M.; Tulloss, R.E.: "The Test Access Port and Boundary-Scan Architecture". IEEE Computer Soc. Press, 1990.

5.- Parker, K.P.: "Integrating Design and Test: Using CAE Tools for ATE programming". IEEE Computer Soc. Press, 1987.

6.- Yarmolik, V.N.: "Fault Diagnosis of Digital Circuits". John Wiley & Sons, 1990.

7.- Weyerer, M.; Goldemund, G.: "Testability of Electronic Circuits". Hanser & Prentice Hall, 1992.

8.- Chen, T.: "Fault Diagnosis and Fault Tolerance". Springer-Verlag, 1992.

9.- Lala, P. K.: "Fault Tolerant & Fault Testable Hardware Design". Prentice/Hall International, 1985.