En este trabajo se exploran distintas posibilidades de implementaciones de un perceptrón multicapa en FPGAs para el reconocimiento del habla. Los diseños presentados se han definido utilizando dos niveles de abstracción distintos: nivel de transferencia de registros (con VHDL) y un nivel algorítmico de descripción (con Handel-C). Se presenta un estudio de los costos de las diferentes alternativas consideradas en términos de área de silicio, velocidad y recursos computacionales.